Tag: BIST
1 pozycji oznaczonych tym tagiem.
- Projektowanie dla testowalności i automatyzacja badań elektroniki pokładowej
Testowalność jako mierzalna architektura controllability, observability, detectability i diagnosability: defect/fault/error/failure, modele open/short/bridge/stuck-at/timing/memory/analog oraz structural, functional, requirements, fault i diagnostic coverage; dalej wymagania DfT, strategy matrix, test points, ICT, guarding/Kelvin, flying probe, AOI/AXI i functional/end-to-end test; IEEE 1149.1/1149.6 boundary scan, BSDL, chains, interconnect/cluster tests, IJTAG/IEEE 1687, core wrappers/IEEE 1500, scan/ATPG/compression, LBIST/MBIST i FPGA verification; następnie pełna architektura ATS/ATE, fixture/probes/cables, sources/loads/switching/DAQ, safe interlocks/inhibits/abort/discharge, sekwencja testowa, test software, limits, logging, raw data, ATML i podpisywanie releases; na końcu calibration, traceability, uncertainty/guard band, GR&R, station correlation, golden/known-bad units, kwalifikacja TPS, production diagnostics, repair/maintenance, obsolescence, cybersecurity portów testowych i exact configuration evidence.